基于关键路径分区的生成式异构逻辑优化方法

本发明公开基于关键路径分区的生成式异构逻辑优化方法。本发明方法包括：首先将数字逻辑电路转换成AIG图格式，并采用强化学习根据电路本身关键路径信息对AIG图进行分区获得关键路径感知分区以降低分区带来关键路径变化而影响时序性能；将分区后电路分别用强化学习方法自动探索适合该分区的优化结构与优化综合流，强化学习智能体以面积时延为导向选取各种结构的优化算子对分区进行优化；将优化后分区以AIG形式合并。本发明将数字逻辑电路进行针对关键路径的分区并用强化学习以面积时延为导向探索优化结构与策略，减少分区对时序性能的影响并且跳出局部最优解，获得全局更优解，同时自动探索无需人工干预可以减少芯片设计中的人工成本。

《基于关键路径分区的生成式异构逻辑优化方法》是一发明专利，专利号为 2024116321805，当前法律状态为已售，由杭州电子科技大学提出申请，发明人为吴悦;周益龙;周凌峰;蔡玉婷;杨晓燕，申请日期为2024-11-15，公开（公告）日期为2025-02-11，国际专利分类号（IPC）为 G06F30/337(2020.01)I;G06F30/27(2020.01)I;G06N20/00(2019.01)I，高新资质：已报高企，所属技术领域包括：电子设计自动化EDA流程 静态时序分析引擎 布线前时序预测模型 线网嵌入 超大规模集成电路设计 电路逻辑优化方法。该专利权属清晰，可通过正规流程办理转让，适用于企业技术升级、资质申报与战略布局。赋翼网提供从选品、尽调、合同签订到官方著录项目变更（过户）的一站式专利转让服务，专业顾问全程协助，确保交易合规、安全、高效。专利摘要：本发明公开基于关键路径分区的生成式异构逻辑优化方法。本发明方法包括：首先将数字逻辑电路转换成AIG图格式，并采用强化学习根据电路本身关键路径信息对AIG图进行分区获得关键路径感知分区以降低分区带来关键路径变化而影响时序性能；将分区后电路分别用强化学习方法自动探索适合该分区的优化结构与优化综合流，强化学习智能体以面积时延为导向选取各种结构的优化算子对分区进行优化；将优化后分区以AIG形式合并。本发明将数字逻辑电路进行针对关键路径的分区并用强化学习以面积时延为导向探索优化结构与策略，减少分区对时序性能的影响并且跳出局部最优解，获得全局更优解，同时自动探索无需人工干预可以减少芯片设计中的人工成本。

海量优质专利即买即用，四大核心优势助您弯道超车：
🏆 拿资质，享红利：高企认定、专精特新必备！轻松获取政府补贴、税收减免，招投标直接加分！
💎 增信誉，融资金：支持实缴注册资金，彰显企业硬实力；支持专利质押贷款，盘活现金流，扩张不缺钱！
🔥 强背书，防抄袭：印上“专利产品”，客户更信赖！构建技术壁垒，把竞争对手挡在门外，稳占市场份额！
🚀 省时间，快变现：告别漫长研发与高风险！优质专利即买即用，让技术立刻变成真金白银的利润！