一种基于强化学习的针对FPGA映射的电路逻辑综合方法

所属领域:电子设计自动化EDA流程 静态时序分析引擎 布线前时序预测模型 线网嵌入 超大规模集成电路设计 电路逻辑优化方法 · 已售
一种基于强化学习的针对FPGA映射的电路逻辑综合方法发明专利
专利号2025105371063
专利类型发明专利
专利状态已售
专利领域电子设计自动化EDA流程 静态时序分析引擎 布线前时序预测模型 线网嵌入 超大规模集成电路设计 电路逻辑优化方法
专利价格****
公开(公告)号2025105371063
IPC分类G06F30/327(2020.01)I;G06F30/337(2020.01)I;G06N3/092(2023.01)I
申请日2025-04-27
公开日2025-05-30
申请人杭州电子科技大学
发明人吴悦;张文博;柯迪;周益龙;周凌峰;杨晓燕
专利权人杭州电子科技大学
授权公告号CN120068743A
高企状态已报高企

专利摘要

本发明提供了一种基于强化学习的针对FPGA映射的电路逻辑综合方法,以解决传统网表优化方法中模型优化未见过电路的能力不足的问题。首先构建逻辑综合的数据集,然后对数据集进行预处理,获得电路的统计特征与图结构;随后构建基于强化学习的针对FPGA映射的逻辑综合模型,并利用预处理后的数据集进行预训练,最后利用预训练好的基于强化学习的针对FPGA映射的逻辑综合模型在电路上进行逻辑优化。本发明的电路特征提取模块采用GNN模块对逻辑电路和网表结构进行解析,得到图嵌入,通过FCN模块解析逻辑电路和网表的统计特征,拼接两部分特征得到精确的电路的增强表示状态,提高了强化学习模型对不同电路之间的理解能力。


专利解读

《一种基于强化学习的针对FPGA映射的电路逻辑综合方法》是一发明专利,专利号为 2025105371063,当前法律状态为已售,由杭州电子科技大学提出申请,发明人为吴悦;张文博;柯迪;周益龙;周凌峰;杨晓燕,申请日期为2025-04-27,公开(公告)日期为2025-05-30,国际专利分类号(IPC)为 G06F30/327(2020.01)I;G06F30/337(2020.01)I;G06N3/092(2023.01)I,高新资质:已报高企,所属技术领域包括:电子设计自动化EDA流程 静态时序分析引擎 布线前时序预测模型 线网嵌入 超大规模集成电路设计 电路逻辑优化方法。该专利权属清晰,可通过正规流程办理转让,适用于企业技术升级、资质申报与战略布局。赋翼网提供从选品、尽调、合同签订到官方著录项目变更(过户)的一站式专利转让服务,专业顾问全程协助,确保交易合规、安全、高效。专利摘要:本发明提供了一种基于强化学习的针对FPGA映射的电路逻辑综合方法,以解决传统网表优化方法中模型优化未见过电路的能力不足的问题。首先构建逻辑综合的数据集,然后对数据集进行预处理,获得电路的统计特征与图结构;随后构建基于强化学习的针对FPGA映射的逻辑综合模型,并利用预处理后的数据集进行预训练,最后利用预训练好的基于强化学习的针对FPGA映射的逻辑综合模型在电路上进行逻辑优化。本发明的电路特征提取模块采用GNN模块对逻辑电路和网表结构进行解析,得到图嵌入,通过FCN模块解析逻辑电路和网表的统计特征,拼接两部分特征得到精确的电路的增强表示状态,提高了强化学习模型对不同电路之间的理解能力。


同领域相关专利
专利价值

海量优质专利即买即用,四大核心优势助您弯道超车:
🏆 拿资质,享红利:高企认定、专精特新必备!轻松获取政府补贴、税收减免,招投标直接加分!
💎 增信誉,融资金:支持实缴注册资金,彰显企业硬实力;支持专利质押贷款,盘活现金流,扩张不缺钱!
🔥 强背书,防抄袭:印上“专利产品”,客户更信赖!构建技术壁垒,把竞争对手挡在门外,稳占市场份额!
🚀 省时间,快变现:告别漫长研发与高风险!优质专利即买即用,让技术立刻变成真金白银的利润!

常见问题
购买专利需要多长时间?+
专利转让流程通常需要 1–3 个月,具体周期取决于国家知识产权局的审查与公告进度,顾问会全程跟进。
专利真实有效吗?+
平台所有专利均来自官方公开数据,支持在国知局官网核验法律状态,确保真实可查。
交易安全如何保障?+
本平台同时作为专利出让方,交易款项由平台直接收取,不通过第三方资金托管。我们郑重承诺:若因平台原因(如专利法律状态异常、转让手续无法办理等)导致交易未能完成,将为您全额退款,切实保障您的资金安全。
价格可以议价吗?+
标价为基础参考价,实际成交价可据批量采购、转让方式等协商,提交需求后顾问会给您最优报价。

待选专利