一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路(高校公示15天)(不包年费滞纳金)(需要二变)

所属领域:发明专利 · 已下证
一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路(高校公示15天)(不包年费滞纳金)(需要二变)发明专利
专利号2023100556416
专利类型发明专利
专利状态已下证
专利领域
专利价格****
公开(公告)号2023100556416
IPC分类G11C 11/401 (2006.01)
申请日2023-01-17
公开日2025-09-05
申请人安徽大学
发明人蔺智挺;陈敏;余克峰;吴秀龙;彭春雨;李鑫;郝礼才;刘玉;赵强;卢文娟;周永亮
专利权人安徽大学
授权公告号CN116052741B
高企状态未报高企

专利摘要

本发明属于集成电路技术领域,具体涉及一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路。非易失性3T1R1C存储电路包括三个N型晶体管M0、M1、M2、一个称为R0的RRAM和一个电容C0;电路连接关系如下:M0、M1、M2的栅极分别作为控制端用于连接独立的字线WL_A、WL_B和WL_C;M0和M1的源极相连并连接在位线BL上;M1的漏极和M2的源极相连,并连接在C0的一端上,C0的另一端接地;M0和M2的漏极与R0的TE端相连,R0的BE端连接到字线SL。矫正电路用于解决3T1R1C存储电路数据恢复时的数据反相问题,DRAM和存算电路以3T1R1C存储电路为基本存储单元设计。本发明解决了DRAM断电丢数据,以及执行乘累加运算的精度易受到位线电压变化、驱动波动、器件不匹配等因素影响问题。


专利解读

《一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路(高校公示15天)(不包年费滞纳金)(需要二变)》是一发明专利,专利号为 2023100556416,当前法律状态为已下证,由安徽大学提出申请,发明人为蔺智挺;陈敏;余克峰;吴秀龙;彭春雨;李鑫;郝礼才;刘玉;赵强;卢文娟;周永亮,申请日期为2023-01-17,公开(公告)日期为2025-09-05,国际专利分类号(IPC)为 G11C 11/401 (2006.01),高新资质:未报高企。该专利已下发证书,权利稳定,适合直接办理转让过户,是企业申报高企、项目招投标、质押融资的优质标的。赋翼网提供从选品、尽调、合同签订到官方著录项目变更(过户)的一站式专利转让服务,专业顾问全程协助,确保交易合规、安全、高效。专利摘要:本发明属于集成电路技术领域,具体涉及一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路。非易失性3T1R1C存储电路包括三个N型晶体管M0、M1、M2、一个称为R0的RRAM和一个电容C0;电路连接关系如下:M0、M1、M2的栅极分别作为控制端用于连接独立的字线WL_A、WL_B和WL_C;M0和M1的源极相连并连接在位线BL上;M1的漏极和M2的源极相连,并连接在C0的一端上,C0的另一端接地;M0和M2的漏极与R0的TE端相连,R0的BE端连接到字线SL。矫正电路用于解决3T1R1C存储电路数据恢复时的数据反相问题,DRAM和存算电路以3T1R1C存储电路为基本存储单元设计。本发明解决了DRAM断电丢数据,以及执行乘累加运算的精度易受到位线电压变化、驱动波动、器件不匹配等因素影响问题。


同领域相关专利
专利价值

海量优质专利即买即用,四大核心优势助您弯道超车:
🏆 拿资质,享红利:高企认定、专精特新必备!轻松获取政府补贴、税收减免,招投标直接加分!
💎 增信誉,融资金:支持实缴注册资金,彰显企业硬实力;支持专利质押贷款,盘活现金流,扩张不缺钱!
🔥 强背书,防抄袭:印上“专利产品”,客户更信赖!构建技术壁垒,把竞争对手挡在门外,稳占市场份额!
🚀 省时间,快变现:告别漫长研发与高风险!优质专利即买即用,让技术立刻变成真金白银的利润!

常见问题
购买专利需要多长时间?+
专利转让流程通常需要 1–3 个月,具体周期取决于国家知识产权局的审查与公告进度,顾问会全程跟进。
专利真实有效吗?+
平台所有专利均来自官方公开数据,支持在国知局官网核验法律状态,确保真实可查。
交易安全如何保障?+
本平台同时作为专利出让方,交易款项由平台直接收取,不通过第三方资金托管。我们郑重承诺:若因平台原因(如专利法律状态异常、转让手续无法办理等)导致交易未能完成,将为您全额退款,切实保障您的资金安全。
价格可以议价吗?+
标价为基础参考价,实际成交价可据批量采购、转让方式等协商,提交需求后顾问会给您最优报价。

待选专利