一种多层堆叠的LDMOS功率器件（高校公示15天）（不包年费滞纳金）（需要二变）
发明专利本发明公开一种多层堆叠的LDMOS功率器件，利用两个以上MOS器件单元堆叠所形成的双漂移区，而使得下方漂移区的顶部引入P重掺杂区和N重掺杂区，这样不仅增加一条新的电流路径，提升了开态时的工作电流；而且降低了下方漂移区栅漏两极的电场峰值，同时在器件内部引入了两个新的电场峰值，优化了器件的内部电场强度，改善器件内部的电场分布，从而提高了器件的耐压特性。此外，还通过在双漂移区之间引入轻掺杂的交叠浮空层辅助耗尽，以有效增加双漂移区的掺杂浓度，进一步改善耐压特性。再者，通过上部漂移区的底部引入重掺杂的单元内埋层和在双漂移区之间的轻掺杂区中引入重掺杂的单元内浮空层来进一步改善器件的耐压特性。
《一种多层堆叠的LDMOS功率器件（高校公示15天）（不包年费滞纳金）（需要二变）》是一发明专利，专利号为 2020104818128，当前法律状态为已下证，由桂林电子科技大学提出申请，发明人为李琦;党天宝;李海鸥;张法碧;陈永和;肖功利;傅涛;孙堂友;黄洪;姜焱彬;王磊，申请日期为2020-05-27，公开（公告）日期为2025-01-28，国际专利分类号（IPC）为 H10D 62/10 (2025.01)，高新资质：未报高企。该专利已下发证书，权利稳定，适合直接办理转让过户，是企业申报高企、项目招投标、质押融资的优质标的。赋翼网提供从选品、尽调、合同签订到官方著录项目变更（过户）的一站式专利转让服务，专业顾问全程协助，确保交易合规、安全、高效。专利摘要：本发明公开一种多层堆叠的LDMOS功率器件，利用两个以上MOS器件单元堆叠所形成的双漂移区，而使得下方漂移区的顶部引入P重掺杂区和N重掺杂区，这样不仅增加一条新的电流路径，提升了开态时的工作电流；而且降低了下方漂移区栅漏两极的电场峰值，同时在器件内部引入了两个新的电场峰值，优化了器件的内部电场强度，改善器件内部的电场分布，从而提高了器件的耐压特性。此外，还通过在双漂移区之间引入轻掺杂的交叠浮空层辅助耗尽，以有效增加双漂移区的掺杂浓度，进一步改善耐压特性。再者，通过上部漂移区的底部引入重掺杂的单元内埋层和在双漂移区之间的轻掺杂区中引入重掺杂的单元内浮空层来进一步改善器件的耐压特性。
海量优质专利即买即用，四大核心优势助您弯道超车：
🏆 拿资质，享红利：高企认定、专精特新必备！轻松获取政府补贴、税收减免，招投标直接加分！
💎 增信誉，融资金：支持实缴注册资金，彰显企业硬实力；支持专利质押贷款，盘活现金流，扩张不缺钱！
🔥 强背书，防抄袭：印上“专利产品”，客户更信赖！构建技术壁垒，把竞争对手挡在门外，稳占市场份额！
🚀 省时间，快变现：告别漫长研发与高风险！优质专利即买即用，让技术立刻变成真金白银的利润！
