一种基于HDMI2.1协议的高速双通道并行16b18b编码器的设计方法（高校公示15天）（不包年费滞纳金）（需要二变）

本发明提供一种基于HDMI2.1协议的高速双通道并行16b18b编码器的设计方法，其中方法包括：对16b18b编码表预分析与计算得到优化的码表，设计基于BMG的控制模块，替代传统的9b/7b编码模块及运行极性偏差(Running Disparity,RD)计算模块，从而实现16b18b编码模块在一个时钟延迟即可输出结果；此外，基于新型的16b18b编码模块设计了双通道并行冗余编码器架构，消除了内部RD依赖，实现真正的并行工作，无需内部工作时钟倍频操作；传入32位数据经过改进的双通道16b18b编码器后可输出36位的编码数据。本发明与现有的技术方案相比：1)降低了编码器内部所需要的时钟频率，使得编码器工作更稳定；2)在400MHz时钟频率下，编码速率可达到14.4Gbps；3)编码模块节省了中间计算过程，简化了开发难度。

《一种基于HDMI2.1协议的高速双通道并行16b18b编码器的设计方法（高校公示15天）（不包年费滞纳金）（需要二变）》是一发明专利，专利号为 2024113810903，当前法律状态为已下证，由桂林电子科技大学提出申请，发明人为熊太平;李小鹏;崔更申;吴明军;曾必诚，申请日期为2024-09-30，公开（公告）日期为2025-09-19，国际专利分类号（IPC）为 H04N 19/194 (2014.01)，高新资质：未报高企。该专利已下发证书，权利稳定，适合直接办理转让过户，是企业申报高企、项目招投标、质押融资的优质标的。赋翼网提供从选品、尽调、合同签订到官方著录项目变更（过户）的一站式专利转让服务，专业顾问全程协助，确保交易合规、安全、高效。专利摘要：本发明提供一种基于HDMI2.1协议的高速双通道并行16b18b编码器的设计方法，其中方法包括：对16b18b编码表预分析与计算得到优化的码表，设计基于BMG的控制模块，替代传统的9b/7b编码模块及运行极性偏差(Running Disparity,RD)计算模块，从而实现16b18b编码模块在一个时钟延迟即可输出结果；此外，基于新型的16b18b编码模块设计了双通道并行冗余编码器架构，消除了内部RD依赖，实现真正的并行工作，无需内部工作时钟倍频操作；传入32位数据经过改进的双通道16b18b编码器后可输出36位的编码数据。本发明与现有的技术方案相比：1)降低了编码器内部所需要的时钟频率，使得编码器工作更稳定；2)在400MHz时钟频率下，编码速率可达到14.4Gbps；3)编码模块节省了中间计算过程，简化了开发难度。

海量优质专利即买即用，四大核心优势助您弯道超车：
🏆 拿资质，享红利：高企认定、专精特新必备！轻松获取政府补贴、税收减免，招投标直接加分！
💎 增信誉，融资金：支持实缴注册资金，彰显企业硬实力；支持专利质押贷款，盘活现金流，扩张不缺钱！
🔥 强背书，防抄袭：印上“专利产品”，客户更信赖！构建技术壁垒，把竞争对手挡在门外，稳占市场份额！
🚀 省时间，快变现：告别漫长研发与高风险！优质专利即买即用，让技术立刻变成真金白银的利润！